Na rozdiel od bipolárnych
tranzistorov (v ktorých je kolektorový prúd pomocou prúdu bázy) v tranzistoroch
ovládaných elektrickým poľom (FET) sa ovláda kolektorový prúd pomocou napätia
medzi riadiacou elektródou a emitorom. Pretože cez riadiacu elektódu neprechádza
prakticky žiaden prúd majú FET-y vysoký vstupný odpor (vyšší ako 1014
W).
Charakteristiky Existujú dva základné typy FET-ov, každý z nich sa vyskytuje v dvoch prevedeniach s rôznou polaritou (n- kanálový, podobe ako NPN u bipolárnych tranzistorov a p- kanálový, čo je obdoba PNP u bipolárnych tranzistorov):
F Fyzikálny princip činnosti unipolárneho tranzistora
Samotný tranzistor JFET ovládaný poľom pomocou
ovládacej elektódy oddelenej PN prechodom pozostáva z vodivého hranolka
z polovodiča, konce ktorého majú elektródy označené ako kolektor D (označenie
z anglického D -drain => kolektor) a emitor S (označenie z anglického S
-source => emitor), medzi ktorými pozdĺž je naparená riadiaca elektróda
hradlo G (označenie z anglického G -gate). Pomocou napätia na hradle možno
ovládať vodivosť hranolka, alebo "kanála".
JFET s kanálom n obvykle pracuje v podmienkach,
pri ktorých je emitor S zápornejší ako kolektor D a riadiaci PN prechod
je polarizovaný v nevodivom smere (nesmie byť použité kladné predpätie
na hradle).
V JFET-och vždy existuje veľmi malý zvodový prúd
uzavretého PN prechodu (niekoľko nA). V MOSFET-och je hradlo odizolované
vrstvičkou SiO2 a ovládanie sa uskutočňuje len pôsobením elektrického
poľa (vstupný odpor ~1014 W).
U MOSFET-ov môže mať hradlo G ľubovolnú polaritu napätia voči emitorou S, nakoľko hradlo je galvanicky oddelené od obvodu emitor - kolektor. Tento fakt umožňuje zhotoviť dve modifikácie MOSFET-ov :
Obrázok h-2 ilustruje rozdelenie FET-ov na 5 rôznych typov . Nakoľko vlastnosti jednotlivých typov sú prakticky rovnaké, netreba si preto zvlášť pamätať vlastnosti každého z nich, len obecne, že:
Na základe priebehu výstupných charakteristík
FET-u (obr.h-3) vidno, že FET má vlastnosti skoro stáleho zdroja prúdu
ID ovládaného napätím na hradle UGS. Pre FET-y s
ochudobňovaním kanálu (včetne JFET-u) pri skrate hradla na emitor tečie
cez tranistor prúd IDDS s hodnotou blízkou maximálnej možnej
hodnote prúdu. Pre MOSFET s obohacovaním kanálu má podobný význam hodnota
prúdu ID(on) stanovený pri určitom vhodnom otváracom predpätí
(nakoľko v tomto prípade IDDS=0 pri predpätí UGS=0).
Pre FET-y s ochudobňovaním kanálu existuje v oblasti
-3 až -10V (n-kanál) záverné napätie Up pri ktorom je
kolektorový prúd prakticky nulový (obr.h-4). Pri MOSFET-e s obohacovaním
má podobný význam prahové napätie UT (v rozmedzii od
0,5V do 5V), pri ktorom začína tiecť kolektorový prúd. (Kvôli zjednodušeniu
výkladu pre režim obohacovania a ochudobňovania je v ďalšom texte
použité rovnaké označenie UT=Up na charakterizovanie
záverného Up a prahového UT napätia )
Na ilustáciu toho, že kolektorový prúd nezmizne
skokom slúži obr.h4 a na jeho základe extrapolovaná závislosť:
Vo MOSFET-och pracujúcich v režime ochudobňovania
kanálu ako aj pri JFET-e možno na špecifikovanie konštanty k použiť prúd
IDSS pri napätí UGS =0 (pri MOSFET-och s obohacovaním
kanálu možno použiť namiesto IDSS hodnotu prúdu IDS(on)
pri vhodne malej hodnote UGS(on) (napr. UGS(on)=2UT)
a potom použiť obdobné vyjadrenie k= IDS(on)/(UGS(on)-UT)2),
takže:
Inú možnosť na charakterizovanie k vo vzťahu ID~k((UGS-UT)2
poskytujestrmosť gm=dID/dUGS
odmeraná pri stálom UDS.
Ak je známa gm0 pri zadanej hodnote
kolektorového prúdu ID0 možno z nej prepočítať strmosť gm
pri inom prúde ID:
Napríklad: pri FET-e v režime s ochudobňovaním je gm_max
určené pri UGS=0, teda pri prúde IDSS. V prípade
potreby prepočtu na inú hodnotu prúdu ID bude strmosť gm
(pri ID):
Nastavenie pracovných podmienok FET-u ilustruje
obrázok h6.
Pre určenie pracovných podmienok zosilňovača s
JFET-om podľa obrázku h6a treba vychádzať z prenosovej charakteristiky
FET-u (resp. z požadovaných hodnôt IDSS=10mA pri UGS=0,
záverného napätia UT=-3V a želaného prúdu ID=3mA
pri predpätí UGS=UT[1-(ID*RS)0,5]=-3(1-(3/10)0,5)=-3V
- zo vzťahu f1). Potrebný odpor pre automatické predpätie UGS=US=ID*RS
možno učiť RS=(UT/ID)[1-(ID*IDS)0,5]
z aproximovanej charakteristiky (vzťah f1):
Na základe náhradného obvodu (obr. h7), ktorý
sa od bipolárneho tranzistora líši len hodnotou odporu rp=inf
a iným spôsobom stanovenia strmosti (zo vzťahu f2):
možno obdobne ako pri bipolárnom tranzistore
určiť napäťový zisk:
Ak bol zvolený odpor RD=2,7k W a vhodný kondenzátorom CS je gm=3,7mA/V a zosilnenie Au=-10. Z príkladu vidno, že zosilňovač s FET-om má menšiu strmosť gm a tým aj podstatne menšie zosilnenie ako zosilňovač s bipolárnym tranzistorom. Pre zosilňovanie signálov s dolnou hraničnou frekvenciu
fd=11.5Hz je vhodný kondenzátor:
Voľba odporu R1 medzi vstupnou elektródou
G a zemou nie je kritická, z dôvodu veľkého vstupného odporu FET-u. Môže
byť aj niekoľko sto MW,
nakoľko zvodový prúd JFET-u je rádove nA.
V zapojení sledovača podľa obrázku h6a treba určiť napäťový zisk Au , vstupný odpor Rin a výstupný odpor Rout ak odpor v emitore RS=1kW a strmosť v jeho pracovnom bode je gm=5mA/V. Nakoľko vstupný prúd cez riadiacu elektródu G je zanedbateľný nehrá úlohu odpor generátora signálu Rg, takže vzťahy pre zapojenie a samotný FET budú rovnaké (na rozdiel od zapojenia s bipolárnym tranzistorom). Napäťový zisk:
Vstupný odpor (čo možno pokladať za jednu z najväčších
predností zapojení s FET-mi):
Výstupný odpor:
Z príkladu vidno, že sledovač s FET-om má podstatne vyšší výstupný odpor ako sledovač s bipolárnym tranzistorom. Ďalšou nevýhodou FET-ov v porovnaní s bipolárnymi
tranzistormi je veľký roztyl charakteristík FET-u v rámci jednotlivých
súčiastok rovnakého typu, napr. rozptyl UG a gm pri
danom prúde ID.
Vo vysokofrekvenčnej oblasti sú FET-y veľmi dobre aplikovateľné, hlavne kvôli malým medzielektródovým kapcitám. Obr. h9 ilustruje kaskódnu konfiguráciu FET-ov, ktorá podobne ako u bipolárnych tranzistorov minimalizuje vplyv Millerovej kapacity.
Ako ilustruje obrázok h10 závislosť kolektorového
prúdu ID od napätia UDS pri rôznych parametroch UGS
je v oblasti napätí UDS menších ako (UGS-UT)
približne lineárna. Táto závislosť môže byť extrapolovaná aj pre opačnú
polaritu kolektorového prúdu, takže FET môže byť pre obe polarity malej
amplitúdy signálu použitý ako odpor, ovládaný napätím. Z uzáverov uvedených
pri obrázku h5 plynie, že v tejto lineárnej časti charakteristiky je odpor
RDS=f(UGS), konkrétne:
Pri kolektorových napätiach (UDS->0)
nižších ako je prahové napätie UT sa FET chová ako lineárny
odpor:
Porovnaním gm zo vzťahu (f1) vidno, že v lineárnej (nesaturovanej oblasti) je odpor kanálu RDS =1/ gm. Typické odpory, ktoré možno ziskať pomocou takto pracujúceho FET-u sa pohybujú od 0,1W (pre výkonový FET) do prakticky nekonečného odporu. Rozsah napätí UDS, v ktorom má FET
vlastnosti odporu závisí od konkrétneho FET-u a od toho nakoľko napätie
hradla UG prevyšuje napätie UT (alebo UP).
Ako pravidlo pri napätí UDS<0,1(UG-UT)
možno dosiahnuť nelinearne skreslenie rádove 2% a pri UDS~0,25(UG-UT)
môže byť nelinearta okolo 10% .
FET-y (predovšetkým MOSFET-y) sa veľmi často používajú ako analógové spínače. Využíva sa pritom ich schopnosť prepínať sa z vodivého stavu stavu "ON" do stavu s vysokým odporom "OFF" - čo je požiadavka kladená na napätím riadený element pre spínanie analógového signálu, ktorého vlastnosti sú blízke mechanickému spinaču. V príklade na obr. h11a je použitý n-kanálový
MOSFET v móde s obohacovaním kanálu, ktorý sa nachádza v nevodivom stave
(odpor ROFF>10 GW)
pri uzemnenom alebo záporne polarizovanom hradle a signál neprechádza cez
spínač. Po pripojení ovládacieho napätia +15V na hradlo sa kanál emitor
- kolektor stane vodivým (s odporom RON od 25W
do 100W). Zapojenie
nie je kritické k napäťovým úrovniam ovládacieho signálu - možno použiť
na ovládanie aj logické úrovne signálov TTL.
Uvedené zapojenie pracuje s kladnými analógovými signálmi do +10V (pri vyššej amplitúde nepostačuje ovládacie napätie na hradle na udržanie dostatočne malého odporu RON pre vodivý spínač). Na prepínanie bipolárneho analógového signálu treba použiť symetrické ovládanie +15V a -15V (obr. h11b). Voľba zaťažovacieho odporu RL (na obr. 47kW - obecne od 10kW do 100kW) je ovplyvnená:
Na obr. h13 je uvedená aplikácia spínača s FET-om,
ktorá slúži na vynulovanie kondenzátora , ktorý v spojení s operačným zosilňovačom
sa používa na generovanie lineárneho prúdu pre A/D prevodníky. Pri generovaní
pílovitého priebehu napätia treba zabezpečiť reprodukovateľnosť priebehov
generovaného napätia - zabezpečiť nulové počiatočné napätie na kondenzátore.
Iná aplikácia spínača s FET-om - vzorkovaci obvod, potrebná súčasť mnohokanálového analyzátora impulzov, je uvedená na obr. h14. Vstupný sledovač IC1 (zabezpečuje nízky výstupný odpor pre spínací tranzistor Q1), dopravuje počas vzorkovania ("sample") signál cez spínač s FET-om na pamäťový kondenzátor a počas intervalu potrebného na analýzu amplitúdy ("hold") odpája kondenzátor od vstupu, aby sa na ňom čo najdlhšie udžal nahromaždený náboj. Kvôli minimalizovaniu vybíjania pamäťového kondenzátora oddeľuje pamäťový kondenzátor od výstupu ďalší sledovač s operačným zosilňovačom IC2, na vstupe ktorého je FET.
Opatrné zaobchádzanie s FET-mi. V dôsledku nie príliš vysokého prierazného napätia
vstupu FET-u a vysokého vstupného odporu môže ľahko dôjsť k vzniku statického
náboja, ktorý napr. pri dotyku elektródy hradla môže poškodiť tranzistor.
Preto výrobcovia doporučujú letovanie s uzemnenou letovačkou, pri manipulácii
najprv sa jednou rukou uzemniť a až potom brať do druhej ruky FET. Uvedené
opatrenia sú potrebné hlavne v miestnostiach s kobercovou podlahou, počas
zimy, keď sa nosia huňaté svetre, keď ľahko pri pohybe môže vzniknuť elektrostatické
napätie ~1kV, ktoré sa (prostredníctvom sériového spojenia kondenzátora
(100pF) a odporu pokožky (okolo 1kW
až 10 kW - podľa
vlhkosti pokožky) môže dostať na súčiastku.
|